طراحی تراشه DFT چیست؟

طراحی برای آزمایش پذیری (DFT)یک فناوری کلیدی در طراحی تراشه است که مخفف عبارت Design for Testing است. این به درج منطق تست مربوطه در مرحله طراحی در طول فرآیند ساخت تراشه به دلیل نقص‌های ساخت غیرقابل اجتناب، مانند اتصال کوتاه سیم فلزی، قطع شدن مدار، یا غلظت‌های دوپینگ غیرعادی اشاره دارد که ممکن است منجر به خرابی منطق مدار و خرابی سیستم تراشه شود، بنابراین منطق تست مربوطه در مرحله طراحی درج می‌شود تا از نمایشگر خارج شود تا در حین یا پس از فرآیند تراشه آزمایش شود. بازار یا مشتریان با افزایش چشمگیر پیچیدگی مدارهای مجتمع و تعداد زیاد گیت های منطقی، چگونگی اطمینان از عملکرد صحیح هر تراشه در فرآیند تولید به موضوع مهمی تبدیل شده است و DFT نقش کلیدی در این زمینه ایفا می کند.

نیاز به آزمایش

تست تراشه استبا اعمال یک سیگنال تحریک شناخته شده به ورودی تراشه و مشاهده پاسخ خروجی، قضاوت کنید که آیا تراشه دارای خطا است یا خیر.. آزمایش عمدتاً به آزمایش ساخت و آزمایش عملکردی تقسیم می‌شود: آزمایش ساخت قبل از خروج تراشه از کارخانه برای غربال کردن ویفرهای ضایعاتی به دلیل نقص فرآیند، از جمله آزمایش ویفر و آزمایش بسته‌بندی انجام می‌شود. آزمایش عملکردی، صحت تراشه را در برنامه‌های{1} دنیای واقعی تضمین می‌کند و با تأیید موارد استفاده، تأیید می‌کند که طراحی تراشه 100٪ درست است.

با این حال، با ظهور فناوری نانو، فرآیند ساخت تراشه پیچیده‌تر می‌شود و تراکم ترانزیستور افزایش می‌یابد و در نتیجه احتمال اتصال کوتاه یا قطع شدن مدار افزایش می‌یابد و احتمال خرابی تراشه بسیار افزایش می‌یابد. هزینه آزمایش می تواند به بیش از 50٪ هزینه ساخت برسد.

عیوب فیزیکی مختلفی ممکن است در طول فرآیند تولید رخ دهد، مانند پل زدن یا شکستن اتصالات داخلی، اتصال کوتاه اکسیژن دروازه در ترانزیستورهای CMOS، خطاهای لیتوگرافی ماسک، و نقص ویفر سیلیکونی، که می تواند منجر به خرابی الکتریکی و در نهایت خرابی تراشه شود. در کاربردهای حیاتی مانند دستگاه های پزشکی، الکترونیک خودرو یا هوافضا، خرابی تراشه می تواند عواقب جدی داشته باشد، بنابراین آزمایش در شرایط شدید انجام می شود.

هزینه های تست از یک اصل ده برابر پیروی می کند، از سطح تراشه به سطح برد به سطح سیستم افزایش می یابد، بنابراین تشخیص زودهنگام عیوب می تواند به میزان قابل توجهی تلفات را کاهش دهد. DFT فرآیند تولید تراشه را با افزودن قابلیت‌های آزمایشی به مرحله طراحی بهینه می‌کند تا آزمایش را عملی و مقرون‌به‌صرفه{1}}کرده و کنترل کیفیت و نظارت بر قابلیت تولید را ممکن می‌سازد.

اصول و مفاهیم اولیه DFT

در هسته خود، DFT قابلیت کنترل و مشاهده تراشه را افزایش می دهد. کنترل پذیری به توانایی اعمال تحریک آزمایشی به گره منطقی داخلی اشاره دارد که باید از طریق سیگنال ورودی خارجی آزمایش شود، به طوری که به هر مقدار دلخواه نسبت داده شود. مشاهده پذیری به توانایی نظارت بر مقادیر پاسخ گره های داخلی از طریق درگاه های خروجی خارجی اشاره دارد که مشاهده و مقایسه آن را آسان می کند. این دو ویژگی، فرآیند تست را قادر می سازد تا به طور کامل منطق داخلی تراشه را بدون نگرانی در مورد عملکرد واقعی تراشه پوشش دهد، پیچیدگی تست را کاهش داده و تطبیق پذیری روش های طراحی را بهبود بخشد.

نقص ها می توانند منجر به خرابی در ساخت تراشه شوند که تظاهرات الکتریکی نقص هستند و مدل های خطای رایج شامل خطاهای ثابت (مانند اتصال پورت های پین به برق یا زمین)، خطاهای قطع شدن و خطاهای تاخیر مسیر (مانند بالا رفتن و پایین آمدن آهسته پورت های دروازه) و خطاهای نوع جریان ساکن (که باعث جریان نشتی زیاد می شود) می شود. اگر یک عیب بتواند به سمت عقب منتشر شود و مشاهده شود و باعث شود تراشه مطابق انتظار رفتار نکند، به آن خرابی می گویند. همه خرابی ها باعث خرابی نمی شوند، فقط آنهایی که بر عملکرد تأثیر می گذارند باعث ایجاد مشکل می شوند.

فن آوری ها و روش های اصلی DFT

تست اسکن یک روش رایج برای DFT با جایگزینی رجیسترهای معمولی با رجیسترهای اسکن و الحاق آنها به یک زنجیره اسکن است. در حالت تست، حرکت را انجام دهید-تا داده‌های آزمایش را از طریق زنجیره اسکن به ثبت داخلی منتقل کنید و از ساعت فرکانس پایین-برای اطمینان از دقت استفاده کنید. سپس عملیات ضبط انجام می‌شود، داده‌ها در فرکانس ساعت عملکردی ضبط می‌شوند و از ساعت کم سرعت (10~50 مگاهرتز) برای خطاهای ثابت استفاده می‌شود و فرکانس ساعت عملکرد سیستم (10 مگاهرتز ~ گیگاهرتز) برای خطاهای خاموش یا تأخیر استفاده می‌شود. در نهایت، داده های گرفته شده برای تجزیه و تحلیل با عملیات انتقال- خارج می شوند.

تست داخلی-خود- (BIST)واحدهای حافظه مانند SRAM و DRAM را با وارد کردن منطق آزمایشی خاص، تولید بردارهای تست به صورت داخلی و مقایسه نتایج، تشخیص عیوب فیزیکی مانند اتصال کوتاه و قطع شدن مدار، بدون نیاز به تجهیزات تست خارجی، هدف قرار می‌دهد.

اسکن مرزبرای تأیید اتصال پین تراشه، فعال کردن تست IO و تست سطح برد با قرار دادن و زنجیر کردن واحدهای آزمایش اسکن برای هر ورودی و خروجی پورت IO استفاده می‌شود.

تولید خودکار آزمایشی بردار (ATPG)به طور خودکار بردارهای آزمایشی را از طریق نرم افزار تولید می کند و در آزمایش تولید برای قضاوت در مورد کیفیت تراشه ها با مقایسه خروجی واقعی با خروجی مورد انتظار اعمال می شود.

این فناوری‌ها با هم مشکل آزمایش مدار زمان‌بندی را حل می‌کنند و مدارهای زمان‌بندی سخت-را به مدارهای ترکیبی آسان-برای آزمایش-تبدیل می‌کنند. فرآیند تست شامل اعمال یک بردار تست در مدار مورد آزمایش و سپس مقایسه پاسخ خروجی با پاسخ مورد انتظار است.

0010-20132 6" Transfer Blade Assy

کاربردهای DFT:

فناوری DFT به طور گسترده در انواع تراشه ها مانند پردازنده، حافظه و تراشه های تخصصی استفاده می شود. برای مثال، تراشه‌های DSP سری کنترل زمان واقعی Zhongke Benyuan زنجیره‌های اسکن، BIST و اسکن مرزی را با معماری کامل DFT ادغام می‌کنند و از قابلیت اطمینان و پایداری بالا در زمینه‌های{2}پرخطر مانند کنترل صنعتی، الکترونیک خودرو و هوافضا اطمینان می‌دهند. طراحی DFT راندمان تست را بهبود می بخشد، هزینه ها و زمان تست تولید را کاهش می دهد و مقاومت تراشه را در برابر تداخل در محیط های خشن مانند دمای بالا، رطوبت بالا و تداخل الکترومغناطیسی قوی افزایش می دهد. همچنین از مدیریت کامل چرخه عمر تراشه پشتیبانی می کند و عملکرد ثابتی را از طراحی و ساخت تا کاربردهای میدانی تضمین می کند.

طراحی آزمایش پذیری نقش مهمی در ساخت و اعتبار سنجی تراشه ایفا می کند. از طریق طراحی معقول، DFT راندمان و دقت آزمایش را تا حد زیادی بهبود می بخشد و اطمینان می دهد که هر تراشه می تواند پایدار و قابل اعتماد کار کند. با توسعه مداوم فناوری تراشه، فناوری آزمایش نیز پیشرفت خواهد کرد و DFT توسعه پایدار صنعت تراشه را همراهی خواهد کرد.