تفاوت بین طراحی جلو و طراحی پشتی تراشه

تعریف اصلی طراحی جلوی و طراحی پشتی

طراحی جلویی: بر اجرای توابع منطقی در یک مدار. در اصل ، این است که مدار را "روی کاغذ" طراحی کنید ، از جمله آنچه تراشه "انجام خواهد داد" و "چگونه محاسبه می شود" {2.

طراحی پشتی: تمرکز روی اجرای فیزیکی است ، یعنی نحوه "فرود" مدار تعریف شده توسط جلو و "ساخت" آن را در ویفر سیلیکون .

درک قیاس: روند ساخت خانه

طرح جلویی مانند طراح طرح ساختمان است ، که وظیفه تعریف ساختار ، طرح عملکردی ، مدار ، مسیرهای لوله کشی و غیره را بر عهده دارد {{1} از خانه {.

طراحی پشتی بیشتر شبیه یک مهندس عمران و ساخت و ساز است که مسئولیت تبدیل طرح ها به ساختمانهای فیزیکی و اطمینان از امنیت ، سازگار و قابل استفاده را دارد.

طراحی جلویی: از "عملکرد انتزاعی" تا "مدل مدار"

وظیفه طراحی جلوی این است که نیازهای انتزاعی عملکردی را به مدارهای منطقی واضح و قابل دستیابی تبدیل کنید.

محتوای اصلی شامل:

فرمولاسیون مشخصات: نیازهای مشتری را درک کنید و مشخصات تراشه .

طراحی معماری و تقسیم ماژول: بلوک های عملکرد را اختصاص دهید ، جریان داده ها و منطق کنترل {{0} را تدوین کنید

رمزگذاری HDL: Verilog/VHDL برای توصیف عملکرد منطقی و فرم RTL کد {{0} استفاده می شود

شبیه سازی عملکردی: تأیید کنید که این طرح مشخصات مربوط به تأیید سطح رفتار {{1} را رعایت می کند

سنتز منطق: RTL را به لیست های خالص در سطح دروازه تبدیل کنید ، و لیست های خالص مدار را بر اساس کتابخانه های سلولی استاندارد.} ایجاد کنید

تأیید صحت و تجزیه و تحلیل زمان بندی: اطمینان حاصل کنید که در فرآیند سنتز هیچ انحراف عملکردی وجود ندارد و صحت منطقی و همگرایی زمان بندی را تأیید کنید {{0}

هدف: تشکیل یک شبکه منطقی منطقی قابل اعتماد ، قابل اعتماد و قابل تأیید {{0}

0040-02544 بالای بدن ، فلز DPS

طراحی پشتی: از "مدل مدار" تا "اجرای جامد"

وظیفه طراحی پشتی اجرای طرح فیزیکی مدار فیزیکی بر اساس لیست خالص سطح دروازه است که توسط قسمت جلویی . ارائه شده است

محتوای اصلی شامل:

طراحی DFT: ساختارهای تست (E . G. ، زنجیرهای اسکن) را برای بهبود تست .}}

برنامه ریزی چیدمان: مکان ماژول و طرح ساختاری تراشه {{0} را ترتیب دهید

ادغام درخت ساعت (CTS): توزیع سیگنال ساعت را بهینه می کند تا همگام سازی .

مکان و مسیر (P&R): دروازه ها و سیم های منطقی روی تراشه قرار می گیرند تا یک طرح . ایجاد شود

استخراج انگل و شبیه سازی زمان بندی: تأثیر عوامل فیزیکی بر روی سیگنال ، مانند تأخیر ، ظرفیت و Crosstalk {{0} را در نظر بگیرید

تأیید فیزیکی (LVS ، DRC): قوام طرح مدار را با منطق طراحی تأیید کنید و بررسی کنید که قوانین فرآیند رعایت شده است .

هدف: یک پرونده GDSII از نظر جسمی قابل تولید و صحیح تولید کنید .

اتصالات جلویی و پشتی

اگرچه قسمت جلویی و پشتی متعلق به دو مرحله است ، اما آنها از نزدیک مرتبط هستند و دارای تقاطع های متعدد هستند:

اگرچه قسمت جلویی و پشتی متعلق به دو مرحله است ، اما آنها از نزدیک مرتبط هستند و دارای تقاطع های متعدد هستند:

طرح	شرح
رابط داده ها	لیست پیشکسوت نقطه شروع طرح عقب است
محدودیت های طراحی	محدودیت های زمان بندی تعریف شده در طول سنتز جلویی به طور مستقیم بر قرار دادن و مسیریابی پشتی تأثیر می گذارد
اعتبار سنجی هم افزایی	پس از تغییر شکل با مدل عملکردی جلو و اطلاعات انگلی که از قسمت پشتی استخراج می شود انجام می شود
بازخورد تکراری	اگر پس زمینه نقض زمان یا مسائل مربوط به یکپارچگی قدرت را پیدا می کند ، برای تنظیم معماری یا سیاست زمان بندی باید به قسمت جلویی بازخورد دهید

خلاصه: تمایز و القاء اتصال

طرح	طراحی انتهای جلو	طراحی پشتی
اعتراض	طراحی عملکرد	اجرای فیزیکی
ورودی	مشخصات	لیست های خالص در سطح دروازه
خروجی	لیست خالص	gdsii
نگرانی های فنی	طراحی RTL ، شبیه سازی ، تجزیه و تحلیل زمان بندی	مکان و مسیر ، یکپارچگی قدرت ، تأیید فیزیکی
ابزار	Verilog/VHDL ، شبیه سازان ، ابزارهای سنتز	ابزارهای P&R ، درختان ساعت ، LVS/DRC WORIFIERS
به نوبه خود	ساختارهای منطقی ، محدودیت ها	اجرای موجودیت ، بهینه سازی بازخورد